混合键合(Hybrid Bonding)工艺介绍
发布时间:2025/07/10 08:41

简介:


所谓混合键合(hybrid bonding),指的是将两片以上不相同的Wafer或Die通过金属互连的混合键合工艺,

来实现三维集成,在Hybrid Bonding前,2D,2.5D及3D封装都是采用焊锡球凸点(solder bump)或微凸点

(Micro bump)来实现芯片与基板,芯片与中介层(Interposer),芯片与芯片间的电连接。Solder bump/

micro bump在制备工艺中都有植球的步骤,所植的球就是焊锡球(Solder bump),所以在Hybrid Bonding

之前芯片间的连接都是靠焊锡球进行连接。


当然Solder bump是植在铜柱(Copper bump)上的。当copper bump pitch小于10~20um时,焊锡球

solder bump就变成了工艺难点及缺陷的主要来源。这时候就需要一种新的工艺来解决bump间距小于10微米

芯片间键合的问题。


/uploads/image/2025/07/10/1752108392803876/图片 1.png


混合键合两种常见的类型:


1.Wafer to Wafer (W2W)晶圆对晶圆:适合高良率的芯片,如CMOS、3D NAND。2.Die to Wafer (D2W) 

芯片对晶圆:适合不同种类型芯片集成,如异构集成。


W2W可以提供更高的对准精度、吞吐量和键合良率。但一个主要限制是无法选择已知的合格芯片(KGD)。

这会导致将有缺陷的芯片粘合到好的芯片上,从而导致优质芯片的浪费。W2W 的另一个缺点是两片晶圆上芯

片的尺寸必须一致,因此这限制了异构集成选项的灵活性。所以,W2W适用于良率高的晶圆,通常是设计尺

寸较小芯片,如CMOS 图像传感器、3D NAND。


D2W允许将不同尺寸、工艺节点的芯片(如逻辑芯片与存储芯片)选择性集成到同一晶圆上,从而支持异构

集成和定制化设计,避免了W2W因整片晶圆键合导致的良率损失问题(例如一片晶圆存在缺陷时,仅影响单

个芯片而非整片)。此外,D2W可通过分步测试筛选合格芯片(KGD)再进行键合,降低了整体成本。


这种特性使其在先进封装(如3D堆叠)中更具适应性,尤其适用于需要整合多来源芯片的高性能计算场景。

然而,D2W混合键合的技术实现难度更高,主要体现在亚微米级对准精度和界面共面性控制两大挑战。


/uploads/image/2025/07/10/1752108467158650/图片 2.png


工艺流程:


混合键合结合了两种不同的键合技术:介电键合和金属互连。一般采用介电材料(通常是SiO₂)与嵌入式铜

(Cu)焊盘结合,通过形成电介质键(dielectric bond)和金属键(metal bond)实现两个晶圆(wafers)或裸片(dies)

之间建立永久电连接,而无需焊料凸块。这种无凸块方法通过减少信号损耗和改善热管理来提高电气性能 。


一.表面准备:晶圆需经过化学机械抛光/平坦化(CMP)和表面活化及清洗处理。混合键合层的表面光滑度

非常关键。Hybrid Bonding界面处对任何类型的凹凸都可能会产生空洞和无效的键合,通常需要确保表面粗

糙度(Ra)低于0.5nm。,铜焊盘为1nm。为了达到这种平滑度,需要进行化学机械平坦化(CMP)。


/uploads/image/2025/07/10/1752108489915412/图片 3.png


CMP完成后,还需要进行表面活化(Activation)等离子体处理:对SiO₂表面进行Ar、N₂或O₂等离子体处理,

增加表面羟基(-OH)密度,增强亲水性。铜表面可能需还原性等离子体(如H₂)去除氧化层。


二.对位:晶圆或芯片的对准需要在洁净室(Class 1-10)中进行,避免颗粒污染。经过精确对准,以确保金

属焊盘正确对应,从而实现有效的电气互连。


/uploads/image/2025/07/10/1752108512800123/图片 4.png


需要注意的是:由于键合过程涉及两个非常光滑且平坦的表面齐平地键合在一起,因此键合界面对任何颗粒的

存在都非常敏感;高度仅为1 微米的颗粒会导致直径为10 毫米的粘合空隙,从而导致键合缺陷。


三.预键合:经过对位之后晶圆或芯片间仅形成初始电介质键,此时只是通过范德华力结合在一起,还需要在

室温或略高的温度、在N₂或真空环境下,配合一定的压力,通过原子扩散和机械互锁形成牢固的键合。


/uploads/image/2025/07/10/1752108533519673/图片 5.png


南京屹立芯创拥有多项创新发明专利技术,设备可以通过在真空和升温环境中对晶圆与芯片施加稳定、均匀的

压力,让芯片与晶圆之间更平坦化,实现晶圆或芯片间稳定键合。


南京屹立芯创有着丰富的经验和解决方式,致力于提高客户产品的质量及可靠度。公司的产品广泛应用于半导

体封装,电子组装,5G通讯,新能源应用,车用零件,航天模块,生化检测等各大科技领域。


屹立芯创全自动高温真空压力除泡机


四.键合后处理:初始键合后,还需要通过额外的热处理来进一步促进铜向介电层扩散,确保稳固的互连,以

此来增强键合强度和电气性能。


/uploads/image/2025/07/10/1752108693869761/图片 7.png


混合键合应用:


混合键合用于芯片的垂直(或3D)堆叠。混合键合的显著特点是无凹凸。它从基于焊接的凸块技术转向直接的

铜对铜连接。这意味着顶模和底模彼此齐平。两个芯片都没有凸块,只有可以缩放到超细间距的铜焊盘。没有

焊料,因此避免了与焊料相关的问题。同时混合键合在电学性能方面也有独特的优势,Hybrid Bonding信号

丢失率几乎可以忽略不计,这在高吞吐量,高性能计算领域优势明显。


目前常见的应用场景:


1.3D芯片堆叠:混合键合被广泛应用于处理器和内存堆栈中,例如AMD的3D V-Cache技术和HBM高带宽内

存的多层堆叠。通过混合键合,可以将CPU与额外缓存芯片紧密连接在一起,显著提升系统性能;同时,在图

形处理单元(GPU)和高性能计算领域,将内存芯片直接堆叠到逻辑芯片上,极大地提高了数据带宽和访问效

率。


/uploads/image/2025/07/10/1752108719974219/图片 8.png


2.异构集成:混合键合技术也促进了异构系统的集成,使得各种不同工艺节点制造的芯片可以有效地结合在一

起,形成一个单一的高性能封装体。例如,将射频芯片、传感器、处理器等多种类型的芯片整合在同一封装内,

优化了物联网设备、智能手机和其他智能硬件的空间利用和整体性能。


3.图像传感器:混合键合在CMOS图像传感器(CIS)领域也有重要应用,如背照式(BSI)传感器和堆叠式传感器

等,其中底层的像素阵列通过混合键合技术与顶层的电路层相连,降低了光路损失并实现了更小型化的相机模

组设计。


总结:


混合键合作为先进封装技术的核心组成部分,正逐渐成为推动半导体行业向三维集成发展的重要驱动力。从市

场规模来看,当前火爆的AI算力需求,推动混合键合技术市场正以显著增速扩张,其在高密度集成、低功耗传

输上的优势使其成为3D封装的关键技术。


文章中图片引用请参考出处标注



分享:
推荐阅读
屹立芯创董事长魏小兵出席中国—马来西亚工商界午餐会
2024-07-02
探索半导体封装新天地:清华&南大学生走进屹立芯创开启创新研发之旅
2024-07-29
除泡机压力多少最好?屹立芯创真空除泡机的解决方案
2025-07-07
安全生产月 | 屹立芯创技术赋能 “零泡” 安全
2025-07-04
屹立芯创2025 SEMICON China圆满收官:创新方案获瞩目,创新赋能封装技术
2025-03-28
展会动态 | 2024CSPT封测年会,融合创新,协同发展
2024-09-24
深化合作,共谋发展——马来西亚FANCO PRECISION领导一行到访屹立芯创,共商合作机遇
2024-07-10
如何解决IGBT模块内部空洞、分层等间隙类缺陷?真空压力除泡系统给出先进封装除泡整体解决方案
2024-07-10
一键解决芯片键合封装难题!
2024-05-17
多芯片堆叠封装工艺, 屹立芯创有绝招!
2024-04-24
一键解决芯片键合封装难题!
2024-04-18
多芯片堆叠封装工艺, 屹立芯创有绝招!
2024-04-16
因聚而生 共赴未来 | 屹立芯创受邀参加2024九峰山论坛暨化合物半导体产业博览会
2024-04-11
聚焦先进封装工艺,屹立芯创秀出IGBT行业设备解决方案!
2024-04-10
为什么SiC模块未来将由灌胶模块转为塑封模块
2024-04-03
屹立芯创蝉联SEMI产品创新奖,除泡品类开创者再获殊荣
2024-04-02
屹立芯创三月大事记
2024-04-02
深耕除泡领域20年,屹立芯创登陆SEMICON CHINA,带来国产除泡芯方案
2024-03-20
底部填充胶可靠性有哪些检测要求
2024-03-19
SEMICON China 2024 | 倒计时最后一天,屹立芯创邀您共话半导体芯未来
2024-03-19
预约参展 | 屹立芯创与您相约SEMICON CHINA 2024上海展会
2024-03-19
“探讨科技前沿,共话创新未来”屹立芯创交流会圆满结束
2024-03-14
屹立芯创再获殊荣:2023年度发展共赢企业!
2024-02-23
Underfill气泡解决方案-屹立芯创高温真空压力除泡系统
2024-01-18
环氧树脂基底部填充电子封装胶的三大主要问题
2024-01-16
倒装芯片为什么要使用底部填充胶?
2024-01-11
TOP 10! 屹立芯创跻身2023半导体设备新锐企业榜单
2024-01-11
【干货】underfill底部填充胶空洞的原因、检测及分析
2024-01-11
除泡机漏气怎么办?屹立芯创真空除泡机解决您的烦恼!
2023-09-01
3D DRAM,还能这样玩!
2023-08-30
屹立芯创受邀参加第七届中国系统级封装大会,核心技术助力先进封装制程发展
2023-08-24
先进封装 | SiP封装技术之TSV封装失效分析
2023-08-22
屹立芯创与上海交大智研院共建半导体先进封装联合实验室正式落成
2023-07-14
如何去除环氧胶中的气泡?
2023-07-14
屹立芯创携除泡品类正式亮相SEMICON CHINA,卓越国产设备荣获SEMI产品创新等奖项
2023-07-11
SEMICION CHINA | 屹立芯创实力出场,带来除泡品类整体解决方案
2023-07-03
先进封装之面板芯片级封装(PLCSP)简介
2023-06-21
走进华润微电子|屹立芯创参加中半协封测分会与华润微电子对接交流会
2023-06-14
屹立芯创「产学研」深度品牌项目 | “芯火力量”走进深圳大学
2023-06-09
IGBT焊接层空洞的形成及解决方案
2023-06-06
长三角第三代半导体产业知识产权联盟大会召开!屹立芯创成为首届成员企业与技术专家受聘企业
2023-05-11
屹立芯创「产学研」深度品牌项目 | “芯火力量”走进清华大学
2023-05-10
OCA贴合后总是出现气泡问题?请查收这份全贴合气泡分析和经验总结
2023-04-25
半导体减少空洞、提升良率的新方法
2023-04-18
半导体封装制程中的铟片工艺
2023-01-12
返回列表
业务咨询
扫码咨询
联系我们
返回顶部